今天闲的无聊 了解了一下ESD保护，在这总结一下

什么是ESD？翻译成中文为静电放电 Electro-Static-Discharge

Electro-Static-Discharge指具有不同静电电位的物体由于直接接触或静电感应所引起的物体之间静电电荷的转移，通常指在静电场的能量达到一定程度之后，击穿其间介质而进行放电的现象。

静电产生的原因： 微观原因：根据原子物理理论，电中性时物质处于电平衡状态。由于不同物质原子的接触产生电子的得失，使物质失去电平衡，产生静电现象。

 宏观原因：

 1）物体间摩擦生热，激发电子转移；

 2）物体间的接触和分离产生电子转移；

 3）电磁感应造成物体表面电荷的不平衡分布；

 4）摩擦和电磁感应的综合效应。

ESD 模型常见的有三种：其中以人体模型最为通行
   人体模型（HBM ，Human Body Model)
   充电器件模型(CDM，Charge Device Model)
   机器模型(MM，Machine Mode)
   电场感应模型（Field-Induced Model, FIM）

ESD的测试方法：

HBM 的测试方法：

CMOS集成电路晶片上静态放电防护电路的设计考量：

1 To provide ESD protection with efficient discharging paths to bypass any ESD stress.
   2 To protect themselves against ESD damages with some degree of robustness during 

ESD  stress.
   3 To pass normal I/O signals and remain inactive when the IC is in the normal operating condition.
   4 To cause acceptable I/O signal delays ( as small as possible) because the ESD protection circuits are added around the I/O pads.
   5 To offer high ESD protection capability within small layout area.
   6 To maintain high latchup immunity of CMOS IC’s.
   7 To fabricate the ESD protection circuits without adding extra steps or masks into  

the CMOS process.

常见ESD 保护结构：

ESD 保护电路不是单一芯片引脚的问题，它要从整个芯片全盘考虑。芯片里每一个的I/O电路中都需要建立相应ESD保护电路， ESD保护电路在版图中要画在PAD旁。 VDD到 VSS 之间也需要 ESD 保护电路，VDD 到 VSS 之间的 ESD 保护电路在芯片中要能多次引用。每一个有输入接收端的 I/O 电路上应加二级 ESD 保护，二级 ESD 保护电路在版图中要尽量靠近输入接收端。电源线用于吸收 ESD 电流，在版图中尽量画宽，减小电源线上的电阻。

 他妈的不知怎么回事 图片发不上去。